Design And Reuse 新闻简报
www.design-reuse-embedded.com
www.design-reuse.com
www.design-reuse.cn
二零一八年六月十二日
热点新闻
• Facebook被迫放弃与华为合作后,美国会继续对谷歌调查施压
• 魏哲家:台积电5纳米明年第1季试产
• 中兴和解敲定!协议包括罚款、换血、十年监管
$var->USER_FIRSTNAME

Synopsys Synopsys推出业界首款面向ADAS应用的ASIL D等级嵌入式视觉处理器IP

采用安全增强套件的DesignWare® EV6x处理器可大幅加快人工智能汽车SoC通过ISO 26262 SoC级功能安全认证的速度

立即阅读

代工厂新闻
阅读更多
新IP及解决方案
PLDA
 PLDA设计日#2
PLDA正在为想要了解PCIe设计和SoC集成的设计人员组织免费的1天技术活动
7月3日星期二,浦东新区祖冲子路1136号
上海市201203,中国

阅读更多
本周ASoC设计合作伙伴
Sankalp Semiconductor 您的ASoC实现合作伙伴
• 端到端的ASoC服务
• 模拟/数字成套解决方案
• 能够在芯片设计生命周期的任何阶段参与进来
了解更多...

设计服务
图像,音频和网络解决方案
本周的以太网IP
Chevin Technology 用于FPGA的10&25G UDP / IP硬件堆栈
Chevin Technology的UDP/IP传输层提供快速的以太网数据传输和简化的FPGA集成。
了解更多...

阅读更多
人工智能
深度学习及物联网
阅读更多
商业新闻
请提前预定!
加入IP SoC中国,9月13日我们上海见。
加入D&R社区





2018年4月5日 IP SoC 圣克拉拉 热点新闻


灿芯半导体的物联网平台
Zuoda Wang, Brite Semiconductor


USB-IF全面认证的USB 3.1 Gen 2
Miranda Chen, Corigine

IP SoC 中国2017的最新视频


如何选择最适合你的eFPGA?
Itsu Wang Sr Director, Asia Sales and Marketing, QuickLogic Corp.


业界首款独立的,自足神经网络DSP – Tensilica Vision C5
Mao Liu Technical Marketing Director, Cadence Design Systems Inc.


有效降低整体芯片动静态功耗的独家技术方案和方法
Ying Zhao, Dolphin Integration


通过Arm DesignStart加速硅片成功 - 无需预付费用就可以验证CPU和系统IP
Shane Du, senior business development manager, Arm


RISC-V生态系统
Stewart Randall, China BD Manager, UltraSoC Technologies Ltd.


Menta,嵌入式FPGA SoC解决方案
Imen Baili, Sales Application Engineer, and Mark Ma from Jiatao.


注册:
如果您通过同事转发获得此新闻简报,您也可以通过免费注册直接获得。 如需注册 for D&R SoC 新闻简报, 敬请访问: http://www.design-reuse.com/users/signup.php

更新您的个人信息或者取消订阅 :
您用此邮箱注册 $var->USER_MAIL 并以html格式接收。

* 如果您希望取消订阅, 请点击如下链接:
http://www.design-reuse.com/users/cnalert.php?u=$var->USER_ID&e=$var->USER_MAIL